

(11) Publication number:

04102367 A

Generated Document

PATENT ABSTRACTS OF JAPAN

02220905 (21) Application number

(51) Intl. Cl.: H01L 27/108 H01L 21/314 H01L 21/318 H01L 27/04

H01L 27/088 H01L 27/092 H01L 27/10

(22) Application date:

21.08.90

(30) Priority:

(43) Date of application publication:

03.04.92

(71) Applicant: (72) Inventor:

SEIKO EPSON CORP

TAKENAKA KAZUHIRO

FUJISAWA AKIRA

(74) Representative:

(84) Designated contracting

states:


(54) SEMICONDUCTOR DEVICE, SEMICONDUCTOR MEMORY AND CMOS SEMICONDUCTOR INTEGRATED CIRCUIT USING SAME, AND MANUFACTURE OF SAME

(57) Abstract:

PURPOSE: To acquire a semiconductor device whose element is a ferroelectric film of high remaining polarization and dielectric constant by adopting a film formation method which prevents hydrogen from entering the ferroelectric film for an upper part of the ferroelectric film.

CONSTITUTION: A gate insulating film 2 and an LOCOS 6 are produced on a surface of a p-type Si substrate 1. A transfer transistor T is provided with a capacitor Con an LOCOS 6, which consists of polycrystalline Si, a gate 3, and n+type source/drain regions 4, 5 formed through a gate insulating film 2. A layer insulating film 7 of SiO2 or SiN is formed all over and an upper plate electrode 10 of a dielectric film 9Pt of Pb(TixZry)O3 which is ferroelectrics is laminated on a part on a Pt lower plate electrode 8 immediately above the LOCOS 6 to form a capacity C. A lower layer insulating film 11 of SiN is formed on the layer insulating film 7, an electrode window is shaped and an upper layer insulating film 13' of SiN is formed on AI wirings 12a, 12b. A TiN film is formed on the layer insulating film 13' as a humidity resistant hydrogen barrier film 14. Since hydrogen is not generated in the film formation process, characteristics of a dielectric film 9 do not deteriorate. TiN easily becomes TiOn, thereby improving nontransmittance of hydrogen.

COPYRIGHT: (C)1992,JPO&Japio



⑩ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-102367

®Int.Cl.⁵

識別記号

庁内整理番号

每公開 平成4年(1992)4月3日

H 01 L 27/108

8624-4M H 01 L 27/10 7735-4M 27/08 325 J 321 G※

審査請求 未請求 請求項の数 9 (全8頁)

図発明の名称

半導体装置、それを用いた半導体メモリ及びCMOS半導体集積回 路並びにその半導体装置の製造方法

②特 頭 平2-220905

②出 願 平2(1990)8月21日

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

@発明者 藤沢 晃

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

⑪出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

個代 理 人 弁理士 山 田 稔

最終頁に続く

・明 細 書

1. 発明の名称

半導体装置、それを用いた半導体メモリ及び CMOS半導体集積回路並びにその半導体装 置の製造方法

2. 特許請求の範囲

- (1) 強誘電体膜又は多結晶シリコン・ゲートを 要素とする半導体装置であって、該要素の上部に おいて少なくとも該要素を覆う範囲に、水素不放 出性の成膜法によりなる耐湿性の水素パリア膜を 具有することを特徴とする半導体装置。
- (2) 請求項第1項記載において、前記水業バリフ膜の上部にはこれを覆う腐食防止膜を具有することを特徴とする半導体装置。
- (3) 請求項第1項又は第2項記載において、前記パリア膜がTiN膜であることを特徴とする半導体装置。
- (4) 請求項第1項又は第2項記載において、前記水素パリプ膜がTiON膜であることを特徴とする半導体装置。

- (5) 請求項第2項乃至第4項記載のいずれか一項記載において、前記腐食防止膜はSiN膜であることを特徴とする半導体装置。
- (6) 請求項第1項ないし第5項のいずれか一項 記載の半導体装置を用いた半導体メモリ。
- (7) 請求項第1項ないし第5項のいずれか一項 記載の半導体装置を用いたCMOS半導体集積回 路。
- (8) 強誘電体膜又は多結晶シリコン・ゲートを要素とする半導体装置の製造方法において、該強誘電体膜又は多結晶シリコン・ゲートを形成した後に水素不放出性の成膜法により層間絶縁膜を形成する工程と、該要素の上部で少なくとも該要素を頂う範囲に、水素不放出性の成膜法により耐温性の水素パリア膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。
- (9) 請求項第8項に記載の製造方法において、 前記水素パリア膜の形成工程の後、該水素パリア 膜の上に腐食防止膜を覆う工程、を有することを 特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置及びその製造方法に関し、 特に、P2T(Pb(Ti z 2ry)O 1)などの強誘 電体膜を用いたキャパシタ構造を有する半導体メ モリや多結晶シリコン・ゲートを用いたCMOS 半導体集積回路における保護膜構造及びその成膜 法に関するものである。

〔従来の技術〕

世来、強誘電体を用いたストレージ・キャパは タ構造を有する半導体を開いたストレージ・ リ・セルは第6図に示す構造を備えている。このスタルは リ・セルは、単一の転送ゲート・トランジスタ) アに強誘電体を関を用いて トレージ・キャパシタ(コンデンサ) トレージ・キャパシタ(コンデントランジスタ) トレージ・キャパシタ(カート・トランジスタ) は、ア型半導体基板1の上にゲート絶縁 3 と、ア型 はて形成されて多結晶シリコン・ゲート 2 と、ア型 半導体基板1の表面側にセルファラインで形成

ス・ドレイン領域 5 と上部平板電極10とをコンタクト穴を介して導通させるセル内部配線で、 A & 配線12b は下部平板電極8 と図示しないパック部とを導通させる接地配線である。 なお、第 6 図には示されていないが、多結晶シリコン・ゲート3 に導通するワード線及びソース・ドレイン領域に導通するピット線は上記A & 配線と同一層に形成されている。 A & 配線12a . 12b の上にはアック法による S i Nのパッシベーション膜13が形成されている。

(発明が解決しようとする課題)

誘電体膜 9 に使用される強誘電体たる P 2 T (Pb(Tia 2r,)Oa)は電界に対してヒステリシス曲線を持ち、書き込み電圧を取り除くと、残留分極を保持し続けるため、上述のような不揮発性メモリとして利用されたり、また比誘電率が約100程度の値で SiOa膜と比較して 2 桁以上も大きいので、ダイナミック R A M のキャパシタとしても利用される。

しかしながら、水素に晒されると残留分極の値

れた高温度 n 型領域たるソース・ドレイン領域 4, 5とから構成されている。なお、ソース・ドレイ ン領域4はビット線に、多結晶シリコン・ゲート 3 はワード線にそれぞれ接続されている。一方、 ストレージ・キャパシタCはフィールド酸化膜た るLOCOS(局所酸化膜) 6 上に構成されてい る。LOCOS6、多結晶シリコン・ゲート3の 上には、例えばCVDによりSiOュ又はスパッ 夕法によるSiNの第1の層間絶縁膜?が形成さ れ、この層間絶縁膜7のうちLOCOS6の真上 にスパッタ法で白金 (Pt) の下部平板電極 8 が形 成される。この下部平板電極8上の一部にはスパ ッタ法又は墜布法により強誘電体たるPZT(Pb (Tix Zr,) O,) の誘電体膜 9 が形成され、ま たこの誘電体膜9の上にはスパッタ法で白金の上 部平板電極10が形成される。次に、第1の層間絶 縁膜7の上には例えばCVDによるSiO₂又は スパッタ法によるSiNの第2の層間絶縁膜11が 形成され、この層間絶縁膜11の上にスパッタ法に よりAℓ配線が形成される。Aℓ配線12aはソー

が減少してしまい、記憶機能に必要な 2 値論理の 幅(マージン)が狭くなる。また比誘電率の値も 低下する。このような特性劣化は歩留りの低下を 招くので、誘電体膜 9 の形成工程の後においては 水素を誘電体膜 9 に晒さないような成膜法に順度 する必要がある。

特開平4-102367 (3)

本発明は上記問題点を解決するものであり、その課題は、強誘電体膜の上部にこの強誘電体膜への水業侵入を防止する成膜法を採用することにより、残留分極及び比誘電率の高い強誘電体膜を要素とする半導体装置及びその製造方法を提供することにある。

〔課題を解決するための手段〕

しかし、下層には水素パリア膜が存在するので、 強誘電体への水素侵入の問題は発生しない。

上記の製造方法は汎用的な手段であるが、水栗バリア膜として絶縁性(酸素含有率が大)のTi ON膜を成膜する場合には、上述の腐食防止膜の 成膜工程を削減できる。

〔実施例〕

次に、本発明の実施例を派付図面に基づいて説明する。

<u> 第1実施例</u>

第1図は本発明の第1実施例に係る半導体ノモ りの構造を示す断面図である。

P型半導体基板1の表面には熱酸化によるゲート能縁膜2とMOSのアクティブ領域を区画形成すべき厚い酸化膜のLOCOS(局所酸化膜) 6が形成される。転送トランジスタTはゲート絶縁膜2を介して形成された多結晶ンリコン・ゲート3をマスクとしてP型半導体基板1の表面側にセルフアラインで形成された高濃度p型領域たるソース・ドレイ

TiONは酸素含有率が小さいときは導電性で、 酸素含有率が大きいときは絶縁性である。また酸 素含有率の高いTiON膜は水素阻止能が高くな る。

この水素バリア膜の上に直接又は層間絶縁膜を 介して腐食防止膜(プラズマCVD法によるSiN や常圧又は減圧CVD法によるSiO。など)を 被着させた構造も採用される。

(作用)

ン領域 4 、5 とから構成されている。一方、ストレージ・キャパシタ C はフィールド酸化膜たる LOCOS (局所酸化膜) 6 上に構成されている。

先ず、LOCOS6 多結晶シリコン・ゲート 3 の上にはCVDにより緻密な第1 の層間絶縁膜 (SiO・又はSiN) 7 が全面形成される。次に、この層間絶縁膜 7 のうちLOCOS6の真上にスパッタ法で白金(Pt)の下部平板電極 8 上の一部で成される。次に、この下部平板電極 8 上の一部にはスパッタ法又は塗布法により強誘電体たる P と T (Pb (Ti。 Zr。) O。) の誘電体膜 9 の上にはスパッタ法で白金の上部で板電極10が形成され、ストレージ・キャパンタ C が得られる。

次に、第1の層間絶縁膜7の上にはスパッタ法によるSiNの第2の層間絶縁膜(下部層間絶縁膜)11が形成される。そして、ソース・ドレイン領域5,上部平板電極10,下部平板電極8の部位にコンタクト穴が窓明けされる。

次に、この層間絶縁膜11の上にはスパッタ法に

よりAℓ配線が形成される。Aℓ配線12aはソース・ドレイン領域 5 と上部平板電極10とをコンタ/クト穴を介して導通させるセル内部配線で、Aℓ配線12b は下部平板電極8 と図示しないパッド部とを導通させる接地配線である。なお、第1図には示されていないが、多結晶シリコン・ゲート3に導通するロード線及びソース・ドレイン領域4に導通するビット線は上記Aℓ配線と同一層に形成されている。

次に、A ℓ 配線12 a . 12b の上にはスパッタ法による S i N の第 3 の層間絶縁膜(上部層間絶縁膜)13′が形成されている。勿論、この工程中では水素不放出であることから、誘電体膜 9 の特性劣化の問題は発生しない。第 3 の層間絶縁膜13′の膜質は緻密性に欠けるがので、パッシベーション膜としての意義は少なく、後述するように、導電性で耐湿性の水素パリア膜14とA ℓ 配線12 a . 12b との層間絶縁膜たる意義を有する。

次に、第3の層間絶縁膜13′の上にスパッタ法でTiN膜を耐湿性の水素バリア膜14として形成

なお、水栗バリア膜が酸素含有率の高いTiONである場合には、導電性でないから層間絶縁膜13′の形成は不要である。

ところで、水素パリア膜14はTiN膜又TiON膜であるので、一般に導電性を有しているが、酸素侵入型のTiONは酸素含有率が小なるときは絶縁性となる。

<u> 第2実施例</u>

第2図は本発明の第2実施例に係る半導体メモリの構造を示す断面図である。なお、第2図において第1図に示す部分と同一部分には同一参照符号を付し、その説明は省略する。

この実施例においては、水素パリア膜14の上にプラズマ C V D 法による S i N 膜や常圧又は減圧 C V D 法による S i O z 膜の腐食防止膜15を形成する。この膜は緻密性に富み温気の浸透を阻止するので、水素パリア膜14の腐食を防止することができる。プラズマ C V D 法による S i N 膜や常圧又は減圧 C V D 法による S i O z 膜の成膜法は、水

- ① TiN膜の酸素雰囲気でのプラズマ処理法
- ② TIN膜の酸素雰囲気での熱処理法
- ③ N1. O1 雰囲気中でのTiターゲットに よるスパッタ法
- ④ TIONのスパッタ法

素の発生又は水素雰囲気中でのプロセスであるが、その水素侵入は既に形成された水素パリア膜14によって阻止されるため、誘電体膜9への影響を惹起させることはない。

<u> 第3実施例</u>

第3図は本発明の第3実施例に係る半導体メモリの構造を示す断面図である。なお、第3図において第2図に示す部分と同一部分には同一参照符号を付し、その説明は省略する。

この第3実施例の第2実施例に対対して異なる点は、TiN膜又はTiON膜の水素パリア膜14'の形成領域をストレージ・キャパシタ構造を覆でしたところにある。水素パリア膜14'の意理は、耐湿性のあることは勿論からと、で見いるとはのは水素パリア膜14'の上に形成は減をでした。水素パリア膜14'の上に形成するとである。水素パリア膜14'の上に形成するとである。水素パリア膜14'の上に形成するとである。水素パリアによるSiOに、膜の筋食防止膜15は、その水素が慢入しても誘電体膜9へ到達しないよう水素

特閒平4-102367(5)

バリア原14、が水素侵入を遮蔽すれば充分である。 水素バリア膜14、はストレージ・キャパシタ構造 を覆う範囲で水素の侵入を遮蔽する。 横方向から の水素の侵入到達距離が長いことから殆ど問題と はならない。

15'を形成する。ここではコンタクト穴16 a 内も腐食防止膜15'で覆われる。

次に、第5図(D)に示すように、A ℓ パッド 部12 c の真上の 1 層の腐食防止膜15をエッチング 処理で除去してコンタクト穴16 b を形成する。A ℓ パッド部12 c 表面に形成すべき露出領域の広さ 範囲 Y は上記露出領域の広さ範囲 X に比して狭く 設定する。

次に、第5図(E)に示すように、ボンディング・ワイヤ17をAlパッド部12cの露出領域Yに対し圧着する。

このような接続方法を採用すると、ボンディング・ワイヤ17がALパッド部12cにのみ導通し、 導電性の水素バリア膜14には導通しない。水素バリア膜14とボンディング・ワイヤ17とは腐食防止 膜15で絶縁されているからである。なお、ALパッド部12cとボンディング・ワイヤ17との接続に 関らず、ALパッド部12cとバンプとの接続に QG銀と上層のALの接続(スルーホール接続) にも上記接続方法を適用できる。 領域に対し圧着する。かかる接続法によれば、ポンディング・ワイヤ17の圧着によってA L パッド 郎12 c のみならずコンタクト穴の側壁に望む導電性の水素パリア膜14にもポンディング・ワイヤ17 が導通してしまう。これは他のポンディング・ワイヤとのショートを引き起こす。

第5図は、上記問題点を解決するため、パッド 部とボンディング・ワイヤとの改善接続方法を示 す工程図である。

先ず、第5図(A)に示すように、第2の層間 絶縁膜の上にA&パッド部12cをA&配線12bと 同一層で形成し、この上に第2の層間絶縁膜13′ 及び導電性の水素パリア膜14を順次形成する。

次に、第5図(B)に示す如く、腐食防止膜15の形成の前に、A L パッド部12 c の真上の 3 層をエッチング処理で除去して窓明け部16 a を形成して一旦A L パッド部12 c を露出させる。その露出領域を X とする。

次に、第5図(C)に示すように、上記露出領域Xをも含めて水素バリア膜14の上に腐食防止腹

水素侵入による特性劣化の問題は、強誘電体膜に限らず、多結晶シリコン・ゲートを有するCMOS集積回路等においても問題となる。多結晶シリコン・ゲートが水素に触れると、しきい値の変動を招き、歩留まりの悪化要因となる。それ故、耐温性の水素パリア膜を強誘電体膜の保護だけでなく、多結晶シリコン・ゲートの特性の安定性に寄与する。

(発明の効果)

以上説明したように、本発明は、強誘電体又は 多結晶シリコン・ゲートを要素とする半導体装置 において、強誘電体又は多結晶シリコン・ゲート の上部に水素不放出性の成膜法によりなるTiN 膜やTION膜等の耐湿性の水素パリア膜を形成 した点に特徴を有するものである。従って以下の 効果を奏する。

① 水素パリア膜の形成自体が水素を発生しないので、強誘電体又は多結晶シリコン・ケートへの水素侵入の影響がない。また水素パリア膜の形成

後に水素放出性の成膜法が使用された場合や水素 雰囲気に半導体装置自身が置かれた場合でも水素 パリア膜がその水素の侵入を阻止する。従って、 強誘電体の残留分極や比誘電率の低下、多結晶シ リコン・ゲートのしきい値の変動等のような水素 侵入による特性劣化の問題を回避できる。

- ② 腐食性の水素バリアの場合、その上に腐食防止腹を形成した構造を採用すると、水素バリアの腐食を防止できることは勿論、その腐食防止膜の形成が水素放出性の成膜法による場合であっても、強誘電体又は多結晶シリコン・ゲートへの水素の侵入の問題は生じさせない。

4. 図面の簡単な説明

第1図は本発明の第1実施例に係る半導体メモリの構造を示す断面図である。

第2図は本発明の第2実施例に係る半導体メモ

りの構造を示す断面図である。

第3/図は本発明の第3実施例に係る半導体メモリの構造を示す断面図である。

第4図(A)乃至(C)は同半導体メモリにおけるパッド部とボンディング・ワイヤとの一般的な接続方法を示す工程図である。

第5図(A)乃至(E)は同半導体メモリにおけるパッド部とポンディング・ワイヤとの改善された接続方法を示す工程図である。

第6図は従来における半導体メモリの構造の一例を示す断面図である。

[符号の説明]

- 1 … p 型半導体基板
- 2…ゲート絶縁膜
- 3…多結晶シリコン・ゲート
- 4. 5…高濃度 n型のソース・ドレイン領域
- 6 ··· LOCOS (局所酸化膜)
- 7…第1の層間絶縁膜
- 8 …白金の下部平板電極

9 …強誘電体たる P Z T (Pb (Ti_x Zr_y) O₃) の誘電体膜

10…白金の上部平板電極

11…第2の層間絶縁膜

12a, 12b…Aℓ配線

12 c … A & パッド部

13′…第3の層間絶縁膜

14,14 ′ …水素パリア膜(スパッタ法等による TiN膜やTiON膜)

15…腐食防止膜

16 a … 窓明け部

16 b … コンタクト穴

17…ポンディング・ワイヤ


T…転送トランジスタ

C…ストレージ・キャパシタ

X, Y…露出領域の広さ範囲


以上


特許出願人 セイコーエブソン株式会社 代 理 人 弁理士 山 田 稔




特開平4-102367(7)


第4図








(B)





特閒平4-102367 (8)

箅	ı	頁	<i>o</i>)	続	ŧ
---	---	---	------------	---	---

®Int. Cl.⁵	識別記号	庁内整理番号		
H 01 L 21/314 21/318 27/04 27/088 27/092	A C C	6940—4M 6940—4M 7514—4M		
27/10	4 3 1	8831-4M 7735-4M	H 01 L 27/08	102 H